• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種電子裝置，適用於降低同步切換雜訊，包括驅動器和負載校準電路。驅動器用以根據輸入信號來驅動外部裝置，並包括：接收上述輸入信號之輸入端、耦接到外部裝置的外部電容之正輸出端，以及耦接到可變電容之負輸出端。負載校準電路用以產生調整信號以調整可變電容的第一電容值，使第一電容值約等於外部電容的第二電容值。
    公开号:TW201316687A
    申请号:TW100136233
    申请日:2011-10-06
    公开日:2013-04-16
    发明作者:Shih-Lun Chen；Ming-Jing Ho
    申请人:Global Unichip Corp；Taiwan Semiconductor Mfg；
    IPC主号:H03K19-00
    专利说明:
    降低同步切換雜訊之電子裝置
    本發明係關於一種電子裝置，特別係關於可降低同步切換雜訊的電子裝置。
    同步切換雜訊(simultaneous switching noise，SSN)對於高速輸入輸出介面(high-speed I/O interface)是一重要問題。舉例來說，當驅動器(driver)的輸入信號由低電位轉換為高電位時，驅動器的內部接地節點(internal ground node)會因封裝電感(package inductor)而產生同步切換雜訊；反之，當驅動器的輸入信號由高電位轉換為低電位時，驅動器的內部電源節點(internal power node)亦因封裝電感而產生同步切換雜訊。以上原因造成元件輸出信號的不穩定。
    若是許多輸入端/輸出端配置於同一晶片(chip)上，同步切換雜訊的問題將變得更加嚴重，並造成時序不準確(timing uncertainty)。
    為了解決上述問題，本發明提供一種電子裝置，可降低同步切換雜訊，並改善高速輸入輸出介面的時序不準確問題。
    本發明提供一種電子裝置，適用於降低同步切換雜訊，包括：一驅動器，用以根據一輸入信號驅動一外部裝置，並包括：一輸入端，用以接收上述輸入信號；一正輸出端，耦接到上述外部裝置的一外部電容；以及一負輸出端，耦接到一可變電容；以及一負載校準電路，用以產生一調整信號以調整上述可變電容的一第一電容值，使上述第一電容值約等於上述外部電容的一第二電容值。
    另外，本發明提供一種電子裝置，適用於降低同步切換雜訊，包括：複數驅動器，用以分別根據複數輸入信號驅動一外部裝置，而上述驅動器之每一者包括：一輸入端，用以接收上述輸入信號之一者；一正輸出端，耦接到上述外部裝置的複數外部電容之一者；以及一負輸出端，耦接到複數可變電容之一者；以及一負載校準電路，用以產生一調整信號，以同時調整上述可變電容之每一者的一第一電容值，使上述第一電容值約等於上述外部裝置的一外部校準電容的一第二電容值。
    第1A圖係顯示根據本發明一實施例所述之電子裝置100和外部裝置150之示意圖。如第1A圖所示，電子裝置100可以包括驅動器102和負載校準電路(loading calibration circuit)104。電子裝置100可以是晶片或電路裝置。電子裝置100可用以驅動外部裝置150。外部裝置150可以是積體電路(integrated circuit，IC)，並包括互相鄰接的外部電容Cext和外部校準電容Ck。外部電容Cext和外部校準電容Ck可以被視為外部裝置150的負載等效電容(loading effective capacitor)，且都電性連接到接地電位Vss，使外部電容Cext的電容值和外部校準電容Ck的電容值大約相等。
    驅動器102可以是緩衝器(buffer)，或是由兩個反相器(inverter)耦接而成，用以產生較大的輸出電流。驅動器102可用以根據輸入信號SI驅動外部裝置150，並包括輸入端IN、正輸出端PO，以及負輸出端NO，其中輸入端IN用以接收輸入信號SI，正輸出端PO電性連接到外部裝置150的外部電容Cext，而負輸出端NO電性連接到電子裝置100的可變電容Cint。值得注意的是，在其他實施例中，正輸出端PO亦可電性連接到電子裝置100的可變電容Cint，而負輸出端NO亦可電性連接到外部裝置150的外部電容Cext。可變電容Cint可以是數位可變電容(digital variable capacitor)或壓控電容(voltage control capacitor)，且電性連接到接地電位Vss。負載校準電路104可用以產生調整信號SA以調整可變電容Cint的電容值(capacitance，單位為法拉(F))，使可變電容Cint的電容值大約等於外部電容Cext的電容值。
    實際上，負載校準電路104通常用以偵測外部裝置150的外部校準電容Ck的電容值，並根據外部校準電容Ck的電容值產生調整信號SA。經過調整後，可變電容Cint的電容值大約等於外部校準電容Ck的電容值，也大約等於外部電容Cext的電容值。
    第1B圖係顯示根據本發明一實施例所述之負載校準電路104之示意圖。如第1B圖所示，負載校準電路104可以包括校準驅動器112、比較器(comparator)114、116，以及校準控制電路(calibration control circuit)118。校準驅動器112可以是和驅動器102相同之元件。校準驅動器112可用以根據測試信號ST產生校準信號SK1、SK2，並包括校準輸入端CIN、正校準輸出端CPO，以及負校準輸出端CNO，其中校準輸入端CIN用以接收測試信號ST；正校準輸出端CPO電性連接到外部校準電容Ck，並輸出校準信號SK1；而負校準輸出端CNO電性連接到負載校準電路104的校準可變電容Cinc，並輸出校準信號SK2。校準可變電容Cinc可以是數位可變電容或壓控電容，且電性連接到接地電位Vss。比較器114用以比較經由正輸入端接收的校準信號SK1和經由負輸入端接收的參考電位Vref，並因而產生比較信號SC1。比較器116用以比較經由正輸入端接收的參考電位Vref和經由負輸入端接收的校準信號SK2，並因而產生比較信號SC2。參考電位Vref可以是電子裝置100的工作電位Vdd的二分之一(即Vref=0.5*Vdd)。
    校準控制電路118可用以產生測試信號ST，並根據比較信號SC1、SC2產生調整信號SA。更詳細地說，校準控制電路118係根據比較信號SC1、SC2所指示的電位高低、接收先後次序、以及延遲時間等等資訊，來產生調整信號SA。調整信號SA可以調整可變電容Cint的電容值和校準可變電容Cinc的電容值，皆使之大約等於外部校準電容Ck的電容值。
    第2A圖係顯示根據本發明另一實施例所述之電子裝置200和外部裝置150之示意圖。電子裝置200和第1A圖所示的電子裝置100相似，而差異僅如下所述。電子裝置200更包括多工器(multiplexer，MUX)202，用以根據控制信號SS，選擇輸入信號SI或負載校準電路204產生的測試信號ST二者其中之一。更詳細地說，當電子裝置200正常工作時，控制信號SS指示選擇輸入信號SI；當電子裝置200進行自動校準時，控制信號SS指示選擇測試信號ST。驅動器102的輸入端IN可用以接收多工器202選擇的輸入信號SI或測試信號ST。負載校準電路204更電性連接到驅動器102的正輸出端PO和負輸出端NO，並直接偵測外部電容Cext的電容值。
    第2B圖係顯示根據本發明另一實施例所述之負載校準電路204之示意圖。負載校準電路204和第1B圖所示的負載校準電路104相似，而差異僅如下所述。負載校準電路204不包括任何驅動器。當電子裝置200進行自動校準時，驅動器102用以根據測試信號ST產生校準信號SK1、SK2。負載校準電路204直接接收驅動器102產生的校準信號SK1、SK2和參考電位Vref，並因而產生調整信號SA，以調整可變電容Cint的電容值，使可變電容Cint的電容值大約等於外部電容Cext的電容值。其餘元件和第1B圖相同，在此不再重複說明。
    第3圖係顯示根據本發明一實施例所述之電子裝置300之示意圖。如第3圖所示，電子裝置300可以包括複數個驅動器102-1、102-2、…、102-N(N為大於或等於2的正整數)和負載校準電路104。電子裝置300可用以驅動外部裝置，即積體電路350。積體電路350可以包括複數個接腳pinEX、pin1、pin2、…、pinN，分別經由鄰近的外部校準電容Ck和外部電容C1ext、C2ext、…、CNext耦接到接地電位Vss。因為屬於同一積體電路，外部電容C1ext、C2ext、…、CNext的電容值皆和外部校準電容Ck的電容值大約相等。驅動器102-1、102-2、…、102-N分別接收輸入信號SI1、SI2、…、SIN，並分別經由電子裝置300的可變電容C1int、C2int、…、CNint耦接到接地電位Vss。可變電容C1int、C2int、…、CNint可以是數位可變電容或壓控電容。負載校準電路104係用以偵測外部校準電容Ck的電容值，並根據外部校準電容Ck的電容值產生調整信號SA。調整信號SA可同時調整可變電容C1int、C2int、…、CNint之每一者的電容值，使之大約等於外部校準電容Ck的電容值，並大約等於外部電容C1ext、C2ext、…、CNext之每一者的電容值。驅動器102-1、102-2、…、102-N分別和第1A圖的驅動器102是相同的元件，而負載校準電路104之內部元件如第1B圖所示，在此不再重複說明。
    本發明提供的電子裝置透過調整可變電容，可使驅動器的正輸入端、負輸入端具有相同的電容性負載，因而能減少同步切換雜訊，改善了傳統高速輸入輸出介面的時序不準確問題。此外，在本發明的電子裝置中，驅動器僅有一個正輸入端耦接到外部裝置，亦減少使用的接腳數目，並節省印刷電路版(printed circuit board，PCB)的佈線(trace)。
    本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100、200、300．．．電子裝置
    102、102-1、102-2、…、102-N．．．驅動器
    104、204．．．負載校準電路
    112．．．校準驅動器
    114、116．．．比較器
    118．．．校準控制電路
    150．．．外部裝置
    202．．．多工器
    350．．．積體電路
    Cint、C1int、C2int、…、CNint．．．可變電容
    Cinc．．．校準可變電容
    Cext、C1ext、C2ext、…、CNext．．．外部電容
    Ck．．．外部校準電容
    CIN．．．校準輸入端
    CPO．．．正校準輸出端
    CNO．．．負校準輸出端
    IN．．．輸入端
    NO．．．負輸出端
    PO．．．正輸出端
    pinEX、pin1、pin2、…、pinN．．．接腳
    SA．．．調整信號
    SI、SI1、SI2、…、SIN．．．輸入信號
    SC1、SC2．．．比較信號
    SK1、SK2．．．校準信號
    ST．．．測試信號
    SS．．．控制信號
    Vss．．．接地電位
    Vdd．．．工作電位
    Vref．．．參考電位
    第1A圖係顯示根據本發明一實施例所述之電子裝置和外部裝置之示意圖；
    第1B圖係顯示根據本發明一實施例所述之負載校準電路之示意圖；
    第2A圖係顯示根據本發明另一實施例所述之電子裝置和外部裝置之示意圖；
    第2B圖係顯示根據本發明另一實施例所述之負載校準電路之示意圖；
    第3圖係顯示根據本發明一實施例所述之電子裝置之示意圖。
    100．．．電子裝置
    102．．．驅動器
    104．．．負載校準電路
    150．．．外部裝置
    Cint．．．可變電容
    Cext．．．外部電容
    Ck．．．外部校準電容
    IN．．．輸入端
    NO．．．負輸出端
    PO．．．正輸出端
    SA．．．調整信號
    SI．．．輸入信號
    Vss．．．接地電位
    权利要求:
    Claims (16)
    [1] 一種電子裝置，適用於降低同步切換雜訊，包括：一驅動器，用以根據一輸入信號驅動一外部裝置，並包括：一輸入端，用以接收上述輸入信號；一正輸出端，耦接到上述外部裝置的一外部電容；以及一負輸出端，耦接到一可變電容；以及一負載校準電路，用以產生一調整信號以調整上述可變電容的一第一電容值，使上述第一電容值約等於上述外部電容的一第二電容值。
    [2] 如申請專利範圍第1項所述的電子裝置，其中上述負載校準電路係用以偵測上述外部裝置的一外部校準電容的一第三電容值，並根據上述第三電容值產生上述調整信號。
    [3] 如申請專利範圍第2項所述的電子裝置，其中上述外部校準電容的上述第三電容值約等於上述外部電容的上述第二電容值。
    [4] 如申請專利範圍第2項所述的電子裝置，其中上述負載校準電路包括：一校準驅動器，用以根據一測試信號產生一第一校準信號和一第二校準信號，並包括：一校準輸入端，用以接收上述測試信號；一正校準輸出端，耦接到上述外部校準電容，並輸出上述第一校準信號；以及一負校準輸出端，耦接到一校準可變電容，並輸出上述第二校準信號；一第一比較器，用以比較一參考電位和上述第一校準信號，並產生一第一比較信號；一第二比較器，用以比較上述參考電位和上述第二校準信號，並產生一第二比較信號；以及一校準控制電路，用以產生上述測試信號，並根據上述第一比較信號和上述第二比較信號產生上述調整信號。
    [5] 如申請專利範圍第4項所述的電子裝置，其中上述參考電位為上述電子裝置的一工作電位的二分之一。
    [6] 如申請專利範圍第4項所述的電子裝置，其中上述校準控制電路係用以根據上述第一比較信號和上述第二比較信號所指示的電位高低、接收先後次序，或延遲時間，以產生上述調整信號。
    [7] 如申請專利範圍第1項所述的電子裝置，其中上述可變電容為一數位可變電容。
    [8] 如申請專利範圍第1項所述的電子裝置，其中上述外部裝置為一積體電路。
    [9] 一種電子裝置，適用於降低同步切換雜訊，包括：複數驅動器，用以分別根據複數輸入信號驅動一外部裝置，而上述驅動器之每一者包括：一輸入端，用以接收上述輸入信號之一者；一正輸出端，耦接到上述外部裝置的複數外部電容之一者；以及一負輸出端，耦接到複數可變電容之一者；以及一負載校準電路，用以產生一調整信號，以同時調整上述可變電容之每一者的一第一電容值，使上述第一電容值約等於上述外部裝置的一外部校準電容的一第二電容值。
    [10] 如申請專利範圍第9項所述的電子裝置，其中上述負載校準電路係用以偵測上述外部校準電容的上述第二電容值，並根據上述第二電容值產生上述調整信號。
    [11] 如申請專利範圍第10項所述的電子裝置，其中所有上述外部電容分別具有一第三電容值，而上述外部校準電容的上述第二電容值約等於上述第三電容值。
    [12] 如申請專利範圍第10項所述的電子裝置，其中上述負載校準電路包括：一校準驅動器，用以根據一測試信號產生一第一校準信號和一第二校準信號，並包括：一校準輸入端，用以接收上述測試信號；一正校準輸出端，耦接到上述外部校準電容，並輸出上述第一校準信號；以及一負校準輸出端，耦接到一校準可變電容，並輸出上述第二校準信號；一第一比較器，用以比較一參考電位和上述第一校準信號，並產生一第一比較信號；一第二比較器，用以比較上述參考電位和上述第二校準信號，並產生一第二比較信號；以及一校準控制電路，用以產生上述測試信號，並根據上述第一比較信號和上述第二比較信號產生上述調整信號。
    [13] 如申請專利範圍第12項所述的電子裝置，其中上述參考電位為上述電子裝置的一工作電位的二分之一。
    [14] 如申請專利範圍第12項所述的電子裝置，其中上述校準控制電路係用以根據上述第一比較信號和上述第二比較信號所指示的電位高低、接收先後次序，或延遲時間，以產生上述調整信號。
    [15] 如申請專利範圍第9項所述的電子裝置，其中上述可變電容分別為一數位可變電容。
    [16] 如申請專利範圍第9項所述的電子裝置，其中上述外部裝置為一積體電路。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP5260193B2|2013-08-14|半導体集積回路及びそのスイッチングノイズ平準化方法
    US10700671B2|2020-06-30|Data transmission using delayed timing signals
    TW200818433A|2008-04-16|An integrated circuit device having at least one bond pad with a selectable plurality of input-output functionalities
    CN106201431B|2020-03-24|半导体装置
    TWI492554B|2015-07-11|訊號傳輸系統與訊號傳輸電路
    TWI440306B|2014-06-01|降低同步切換雜訊之電子裝置
    US20060217912A1|2006-09-28|Load fluctuation correction circuit, electronic device, testing device, and timing generating circuit
    US9473142B2|2016-10-18|Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus
    US10211819B2|2019-02-19|Input buffer circuit
    US20120013414A1|2012-01-19|Crystal oscillator circuit for adjusting resonant frequency of crystal oscillator
    JP2011014629A|2011-01-20|半導体装置
    US20150130511A1|2015-05-14|Scheme to improve the performance and reliability in high voltage io circuits designed using low voltage devices
    US8008946B2|2011-08-30|Semiconductor integrated circuit
    JP2000195263A|2000-07-14|半導体記憶装置
    JP2009188881A|2009-08-20|半導体装置
    US8853822B2|2014-10-07|Semiconductor device
    US20160173082A1|2016-06-16|Method for performing impedance profile control of a power delivery network in an electronic device, and associated apparatus
    US10083728B2|2018-09-25|Memory controller, memory module and memory system
    US9160048B2|2015-10-13|Electronic device with terminal circuits
    US8754719B1|2014-06-17|Integrated circuit devices using analog dividers
    EP3068050A2|2016-09-14|Apparatus for performing level shift control in an electronic device with aid of parallel paths controlled by different control signals for current control purposes
    US20130135037A1|2013-05-30|Voltage multiplying circuit, signal switch chip and impedance adjusting method thereof
    US6356100B1|2002-03-12|Ground bounce reduction technique using phased outputs and package de-skewing for synchronous buses
    JP2020137110A|2020-08-31|キャリブレーション回路及びこれを含む半導体装置
    KR20140141213A|2014-12-10|클럭신호 전달장치의 잡음 저감회로
    同族专利:
    公开号 | 公开日
    US8519752B2|2013-08-27|
    US20130088267A1|2013-04-11|
    TWI440306B|2014-06-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP2012124571A|2010-12-06|2012-06-28|Toshiba Corp|差動信号出力装置、および、携帯機器|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100136233A|TWI440306B|2011-10-06|2011-10-06|降低同步切換雜訊之電子裝置|TW100136233A| TWI440306B|2011-10-06|2011-10-06|降低同步切換雜訊之電子裝置|
    US13/477,703| US8519752B2|2011-10-06|2012-05-22|Apparatus for reducing simultaneous switching noise|
    [返回顶部]